# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-022622

(43)Date of publication of application: 31.01.1991

(51)Int CL

HO3K 23/00 H03K 3/037 H03K 3/286

(21)Application number: 01-157635 (22)Date of filing:

19.06.1989

(71)Applicant : NEC CORP


(72)Inventor: ISHII HIDEKAZU

## (54) FREQUENCY DIVIDING CIRCUIT

## (57)Abstract:

PURPOSE: To operate the circuit with a low power supply voltage by forming the circuit with 4 sets of circuits each comprising 3 transistors(TRs) in common emitter connection, 4 TRs each acting like a current source and two load circuits of series connection of two resistors.

CONSTITUTION: Collectors of TRs Q11-Q14 receiving a frequency division signal input are connected directly to a power supply and each emitter connects respectively to the common emitter of the TRs Q3, Q4, the common emitter of the TRs Q5, Q6, the common emitter of the TRs Q7, Q8, and the common emitter of the TRs Q9, Q12. Then the load of the TRs Q7-Q10 is the series connection circuit comprising resistors R8, R10 and the series connection circuit comprising resistors R9, R11, the resistor R12 is connected between the resistors R10 and R11 and an output is extracted from the connecting point between the resistors R8 and R10 and from the connecting point between the resistors R9 and R11. Thus, the operating power voltage is decreased to nearly 1.5V.



# ⑩ 日本国特許庁(TP)

① 特許出願公開

# @公開特許公報(A)

平3-22622

⑤Int, Cl. <sup>5</sup>
H 03 K 23/00

つ出

識別記号

庁内整理番号 7125---5 T @公開 平成3年(1991)1月31日

K 23/00 3/037 3/286 7125—5 C 7125—5 F 8626—5

第香請求 未請求 請求項の数 1 (全7頁)

の発明の名称 分周回路

②特 願 平1-157635 ②出 頤 平1(1989)6月19日

**加** 明 者 石 井 **英** 一 引

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

頁 人 日本電気株式会社 東京都港区芝5丁目7番1号

の代理 人 弁理士 内原 晋

明組も

発明の名称 分周回路

# 特許請求の範囲

と、前記第八および第九のトランジスタのコレク 夕間に接続された第八の抵抗とを有し、前距第一 および第十のトランジスタのベースは共通に第一 の入力機子へ接続し、前記第四と第七のトランジ スタのベースは共通に第二の入力場子へ接続し、 前記第一、第四、第七、第十のトランジスタのコ レクタは電源へ接続し、前記第二および第六のト ランジスタのコレクタは前記第五および第九のト ランジスタのペースへ接続し、前記第三および窓 五のトランジスタのコレクタは前記第六および第 八のトランジスタのベースへ接続し、前記第八お よび第十二のトランジスタのコレクタは前記第二 および第十一のトランジスタのベースへ移植し、 前記第九および第十一のトランジスタのコレクタ は前紀第三および第十二のトランジスタのベース へ接続し、前記第四および第五の抵抗の接続点が びに前記第六および第七の抵抗の接続点をそれぞ れ第一および第二の出力端子へ接続して構成した ことを特徴とする分周回路。

# 発明の詳細な説明

### 「産業トの利用分野」

本発明はPLLにより周波数シンセサイザ等に 用いられる分周回路に関し、特に低い電源電圧で 動作する分周回路に関する。

# 〔従来の技術〕

従来、この種の分周回路はフリップフロップを 用いて構成している。

第5回はかかる従来の一例を説明するための分 周回器のブロック図である。

第5回に示すように、分周目科は第一および第二のフリップフロップ4人。 4 B を有し、それぞれのQ出力がD入力に、また、プ出力がD入力に 検視され、Tーフリップフロップとして動作している。この第一のフリップフロップ4人のQ出たはエミッタフォロワトランジスタQ1を介して第二のフリップフロップ4BのクロックでTK入力へは合きれ、また第一のフリップフロップ4BのQ2を介して第二のフリップフロップ4BのクロックCK入 カへ結合されている。尚、これらフリップフロッ ア4A.4BはECL回路で構成されている。

かかる分周回路はパルス信号源2の出力を第一 のフリップフロップ4Aで2分周し、さらにその 出力を第二のフリップフロップ4Bで2分周し全 体では4分周回路を形成している。

第6図は第5図に示すフリップフロップの具体的回路図である。

第6図に示すように、かかる分周回路を形成するプリップフロップはD入力増子にベースが接続されるトランジスをQ3。Q4とそれがトランジスタ付き形成するQ5、Q6とQ7、Q8とQ6、Q10とクロックポテにベースが接続されたトランジスタQ11~Q14と、定電流減を形成し外部パイアス端子から駆動するトランジスタQ19、Q2と及3の抵抗R1、R2とR8、R9とを有している。

かかるフリップフロップ回路において、Q、 Q 蠅子は出力端子になるとともにD入力端子D、 D に接続され、CK、 CK端子からはパルス倡号が

#### 入力される。

#### 「帯明が解決しようとする課題)

上述した従来の分別回路は、ECLフリップフロップ回路の間をエミックフォロワ回路等で結合していると、低い電源電圧では動作できないという問題がある。

すなわち、最低電源電圧Voomin は次のように 表すことができる。

V CCHIR S V REQ 1 + V REQ 1 1

+ V cm : Q 1 9

ベース・エミッタ間順

ただし、 $V_{**}Q1$  : トランジスタQ1の

方向電圧

VarQ11 : トランジスタQ1·1 のベース・エミッタ間

順方向電圧

V cm; nQ 19 : トランジスタQ 19 の飽和しないで動作で きる下降コレクタ電圧

Q11,Q19:第6図において、E

C L によるフリップフ ロップ回路を構成する トランジスタ

## である.

かかる最低電源電圧式より求まる電源電圧は、 Vocasia 与 2 、 O V 程度となる。

このため、かかる分周回路をボータブル用のセットに使用するのには、電池の電圧の下限を 0.9 Vとすると、電源として電池が3本以上必要とするという欠点がある。

本発明の目的は、かかる最低電源電圧Vcominを下げてコンパクトな分周回路を提供することにある。

#### 「護師を解決するための手段)

本発明の分所回路は、共通エミッタ接続された 3個のトランジスタよりなる4組の回路と、それ ぞれが電流源として動作する4つのトランジスタ と、2本の抵抗を直列接続した2つの負荷回路 と、これら負荷回路間に接続した抵抗とを有して いる。

すなわち、本発明の分周回路は、共通エミッタ 接続された第一乃至第三のトランジスタと、同じ く共通エミッタ接続された第四乃至第六のトラン ジスタと、同じく共通エミッタ接続された第七万 至第九のトランジスタと、同じく共通エミッタ接 統された第十乃至第十二のトランジスタと、前記 それぞれの共通エミッタにそれぞれ接続された電 渡源と前記第二および第三のトランジスタのコレ クタと電源間にそれぞれ接続された第一の抵抗お よび第二の抵抗と、前記第二および第三のトラン ジスタのコレクタ間に接続された第三の抵抗と、 前記第八のトランジスタのコレクタと電源間に直 別に接続された第四お上び第五の抵抗と、前記第 九のトランジスタのコレクタと電源間に直列に接 続された第六および第七の抵抗と、前記第八およ び第九のトランジスタのコレクタ間に接続された 第八の抵抗とを有し、前記第一および第十のトラ ンジスタのベースは共通に第一の入力端子へ接続 し、前記第四と第七のトランジスタのベースは共 通に第二の入力増子へ接続し、前記第一。第四。

第七、第十のトランジスタのコレクタは電源へ接 続し、前記第二および第六のトランジスタのコレ クタは前記第五および第九のトランジスタのベー スへ接続し、前記第三および第五のトランジスタ のコレクタは前記第六および第八のトランジスタ のペースへ接続し、前記第八および第十二のトラ ンジスタのコレクタは前配第二および第十一のト ランジスタのベースへ接続し、前記第九および第 十一のトランジスタのコレクタは前記 第三および 第十二のトランジスタのペースへ接続し、前記第 四および第五の抵抗の接続点並びに前記第六およ び第七の抵抗の接続点をそれぞれ第一お上び第二 の出力端子へ接続して構成される。

# 「実施例)

次に、本発明の実施例について図面を参照して 説明する.

第 1 図は本発明の第一の実施例を示す分周回路

第1回に示すように、本実施例は3つのトラン ジスタが共通エミッタ接続された4組のトラジ

スタ群(Q11,Q3,Q4)と、(Q12, Q5, Q6) &, (Q1'3, Q7, Q8) &. (Q14, Q9, Q10) とを有し、そのうちト ランジスタQ11とQ14のベースはCK入力へ 接続され、トランジスタQ12とQ13のペース はCK入力へ接続され、トランジスタQ11。 Q3、Q4の共通エミッタはトランジスタQ15 のコレクタへ接続され、Q12、Q5、Q6の共 涌エミッタはトランジスタQ16のコレクタへ 接続され、Q13、Q7、Q8の共通エミッタ はトランジスタQ17のコレクタへ接続され、・ Q14、Q9、Q10の共通エミッタはトランジ スタQ18のコレクタへ接続される。また、ト ランジスタQ15, Q16, Q17, Q18の エミッタはそれぞれ抵抗R6、R7、R13。 R14を介して基準電位へ接続され、トランジス タQ15、Q16、Q17、Q18のペースは共 通にBIAS端子へ接続され、トランジスタQ1 Q12,Q13、Q14のコレクタは電源 Vccへ接続される。また、トランジスタQ3およ

び Q 6 のコレクタはトランジスタ Q 5 および Q 8 のペースへ接続され、トランジスタQ4および Q5のコレクタはトランジスタQ6およびQ8の ベースへ接続され、同様にトランジスタQ7. Q10のコレクタ並びにトランジスタロ8.09 のコレクタはそれぞれトランジスタQ9、Q3 と、トランジスタQ10、Q4と接続される。ま た、電源VeoとトランジスタQ3のコレクタ間は 負荷抵抗R1とR3の直列回路が接続され、同様 にトランジスタQ4と電源間、トランジスタQ 7と電源間、トランジスタQ8と電源間にそれぞ れ負荷抵抗R2とR4、R8とR10、R9とR 11の各直列回路が接続され、トランジスタロ 3とQ4のコレクタ間およびトランジスタロフと Q8のコレクタ間にそれぞれ抵抗R3。R12が 接続される。更に、抵抗R8とR10の接続点が びに抵抗R9とR11の接続点からそれぞれる出 カおよび Q 出力が取り出される.

すなわち、本実施例は、分周信号入力が印加さ れるトランジスタQ11~Q14のコレクタは育 接電源へ接続され、また、それぞれのエミッタはそれぞれトランジスタQ3、Q4の共選エミックと、トランジスタQ7、Q8の共選エミッタと、トランジスクQ7、Q8の共選エミッタと、トランジスクQ9、Q12の共選エミッタとへ接続されている。しかも、トランジスクQ7~Q10の負荷は抵抗R8、R10の直列接続回路と抵抗R9、R11の面列接続回路には抵抗R1、2が接続され、これら抵抗R8、R10の防機成およびR9とR11の複模点から出力を取り出すものである。

かかる構成の分周回器において、まずCK入力 電圧がCK入力の電圧より高いしきにはない。トラン ジスクQ15による電流はQ1元での、Q11名によ る電流はQ5又はQ6の一方に流れ、Q12はカットオフである。すなわち、Q5、Q6はホール ド回路としているに流れ、Q17によカットオフである。すなっち、Q17によカットでではカットではカットではカットではカットではカットである。すなわち、Q5、Q6でホールド している状態をそのまま出力に伝えている。更に、Q18による電流はQ14にのみ流れ、Q9、Q10はカットオフである。

次に、C K 入力電圧を転してご下入力の電圧がC K 入力の電圧よりも高くなると、Q 1 5 による電流はQ 3 又はQ 4 の一方に流れ、Q 1 1 にはったすると、C K 入力とO T K 入力へ印加されていた入力電圧が反転する直転のQ 7 、Q 8 にいた入力電圧が反転する直転のQ 7 、Q 8 による電流はQ 1 2 に流れ、Q 5 、Q 6 はカットオフとする。同様にQ 1 7 による電流はQ 1 2 に流れ、Q 7 、Q 8 による電流はQ 1 2 に変わったオンとなり、Q 1 8 による電流はQ 9 とQ 1 0 のどちらか一方に流れ、Q 1 4 はカットオフする。このQ 9 とQ 1 0 のどちらに電流が流れるかは、Q 3 とQ 4 の場合と同様に決定され、Q 9 とQ 1 0 はホールド回路として動作する。

上述した二つの動作状態を繰り返すことにより、分周動作が実行される。すなわち、T-FF

として動作している。ただし、上述の動作を実現するためには、次の二つの条件を消たすように回路定数が設定されている。

第一の条件は前段の分周関格の出力をCK CK入力に印加することによりトランジスタがO N-OFFできるために

<u>)</u> 1 0 0 m V

とする。ここで

r : 抵抗R1, R2, R8, R9の値

r 2 : 抵抗 R 3 , R 4 , R 1 0 , R 1 1 の値

r s : 抵抗R5, R12の値

I z : Q 1 5 , Q 1 6 , Q 1 7 , Q 1 8 による 電流

電流

である.

また、第二の条件はトランジスタQ3~Q10 が飽和しないために、

$$V_{BE} - V_{CENIN} \ge \frac{(r_1 + r_2) (r_2 + r_3)}{2r_1 + 2r_2 + r_3} I_2$$

Vas :トランジスタのペース・エミッタ同 順方向電圧

V c z N i N : トランジスタが飽和しないで動作で きるコレクタ・エミッタ間下限電圧

とする.

例えば、Var=0.8V, Vcrmin = 0.3 V, 1 = 300 Д A のときに、r : = 2 K Ω, r = -1 K Ω, r = -3 K Ω と すれば、上記二つの条件を満たすことができる。

一般に、分周回路に用いられる半導体プロセス では、トランジスタの電流密度を上げて動作道度 の限界を高く選んでいるため、ペース・エミッタ 間の限方向電圧は約0.8~0.9 Vと高いが、 通常のトランジスタの0.6~0.7 Vよりもい いので、上記条件を消たすことは容易である。

更に上述した分周回路における最低電源電圧 Vocanian は

$$V_{\text{comin}} = \frac{(r_1 + r_2)^2}{2r_1 + 2r_2 + r_3} \cdot 1_z$$

# 特閒平3-22622(5)

+ V BE + V CMINGIS

である。ここでVorinais はトランジスタQisが 栽和せずに動作できる最低コレクタ電圧(50.4V)となり、Voonin 51.5Vとなる。 第2例は取1例にます外部同窓の分割動作ト間

周波特性図である。 第2図に示すように、第1図に示す分周回路は

電源電圧に対して分局動作する周波数の上限の特

を構成した例である。

性を曲線 a で表わしている。 第3回は第1回に示す分周回路を2段組合わせ た応用回路図である。

第3図に示すように、かかる応用回路は第1図に示した分周回路を2段経属に接続し4分周回路

かかる回路からも分るように、二つの分周回路 の間は直接でない。

第4図は本発明の第二の実施例を示す分周目器図である。

第4回に示すように、本実施例は前述した第一 の実施例に比較し、トランジスタQ13,Q14 のコレクタにもそれぞれ良荷抵抗R15,R16 を接続し、分周されないそのままの周波数の出力 もQ2と Q2出力端子から取り出すようにした点 と、トランジスタQ3,Q4の負荷を抵抗R1. R2,R5によりスター・デルタ変換している点 が異なっている。

かかる分周回路の動作は第1回の例と同様であり、第2回の上限周波数特性でみると 曲線 b に相当し、動作電源電圧を約1.5 V に下げられることも同様である。

# (発明の効果)

以上説明したように、本発明の分周回路は、動作電源電圧を約1.5Vまで下げることができ、ホータブル用のセットへ使用するのに電池が2本にできるという効果がある。

#### 図面の簡単な説明

第1図は本発明の第一の実施例を示す分周回路 図、第2図は第1図に示す分周回路の分周動作上 - 機周波数特性図、第3図は第1図に示す分周回路

を 2 段組合せた芯用回路図、第 4 図は本発明の第 二の実施例を示す分割回路図、第 5 図は便果の一 例を説明するための分周画路のブロック図、第 6 個は第 5 図に示すフリップフロップの具体的画路 図である。

1 … 分周回路、2 … パルス信号源、3 … パイアス源、Q3~Q18 … トランジスタ、R1~R16… 紙抗。

代理人 弁理士 內 原 智

